基于FPGA 的VME自定義總線接口設計論文
1 引言
在光刻機雙工件臺控制系統(tǒng)中,VME 總線使用了三個接口共430 根線路接入, 通過背板互聯(lián)的有P1, P2 兩個接口320 根線路接入。實際上V M E 標準協(xié)議并沒有完全使用全部線路, 而是為用戶預留了部分自定義線路,增加了設計的靈活性。由于V M E 總線主要用于工控機與各板卡的通信, 同步控制卡與激光計數(shù)卡和光柵譯碼卡使用總線就會產生嚴重沖突, 影響采用是實時性,因此這里將V M E 總線中未使用的管腳作為自定義總線管腳, 這樣避免了增加新的硬件接口, 而且在硬件設計上可以和VME 總線一起考慮。
自定義同步總線數(shù)據傳輸完全根據主控總線提供的時序進行, 地址線包含了對數(shù)據發(fā)送和接收方的定義。每個總線傳輸周期中, 數(shù)據發(fā)送端和接收端的身份根據地址尋址關系自動切換, 而避免了總線控制權更迭時的握手, 及數(shù)據傳輸優(yōu)先級或傳輸搶占等問題, 總線控制信號來自同一個時鐘域, 從節(jié)點僅響應控制信號, 可忽略節(jié)點間時鐘相位差影響。在每個伺服周期, 設計了一個數(shù)據傳輸序列來實現(xiàn)共享數(shù)據交互。數(shù)據傳輸序列由若干個總線傳輸周期構成, 每個周期完成32b i t 的數(shù)據共享。通過設定總線地址來設置數(shù)據傳輸序列的傳輸內容, 當所有的設定總線地址被遍歷, 則當前周期數(shù)據傳輸已經完成, 所有被規(guī)劃傳輸?shù)臄?shù)據都被所有的運動控制卡所共享。
2 VME 自定義總線邏輯協(xié)議的實現(xiàn)
V M E 自定義總線是一條并行運行的總線, 該總線
采用數(shù)據廣播的方式, 可以方便各個板塊同時接收同一個數(shù)據。其由同步控制卡提供5KHz 時鐘, 每200us同步控制卡將數(shù)據鎖存線拉高, 向光柵譯碼卡發(fā)出一個脈沖, 此時光柵譯碼卡和激光干涉儀等設備鎖存該時刻的數(shù)據, 其讀數(shù)不再發(fā)生變化, 然后同步控制卡產生一連串的讀取信號, 將各個光柵尺的數(shù)據讀出。同時切換總線上的地址, 并生成采樣保持, 讀取和地址三個信號置于自定義總線, 運動控制卡通過對自身所需的地址的識別在讀信號低電平時獲得相應位置傳感器的信號。
2.1 VME 自定義總線接口的實現(xiàn)
V M E 自定義總線在V M E 的P2 口上, 時鐘頻率是5KHz, 用于傳輸激光干涉儀和光柵尺的測量數(shù)據。在實際應用中, 位置環(huán)采樣周期為200us, 并且有大量的實時伺服數(shù)據在運動控制卡與光柵譯碼卡之間、運動控制卡與運動控制卡之間、運動控制卡與同步總線控制卡之間交換。如果在運動控制中, 這些伺服數(shù)據使用V M E總線進行交換, 則會堵塞系統(tǒng)總線, 使P o w e r P C 無法進行正常工作。為此, 利用光柵譯碼卡的技術特點以及V M E 的P2 自定義接口, 構造自定義局部總線。并設計專用同步總線控制模塊對同步總線進行控制。自定義同步總線接口邏輯同樣采用FPGA 芯片來實現(xiàn), 使其達到靈活、可靠、集成度高的設計要求。
自定義同步總線的主控制器由運動控制系統(tǒng)中的同步總線控制卡來實現(xiàn), 而運動控制卡中只需實現(xiàn)自定義總線的從接口。從控制器結構如 所示, 其功能包含以下方面:
(1) 提供DSP 對于雙口RAM 訪問的地址譯碼, 將DSP 的標準EMIF 接口時序轉換成雙口RAM 訪問時序,該功能在EMIF 時序匹配模塊中完成;
(2) 完成自定義總線的讀寫邏輯, 當自定義總線的地址有效后, 數(shù)據方向控制模塊將判斷當前運動控制卡是數(shù)據發(fā)送端還是數(shù)據接收方, 以切換數(shù)據總線方向;
(3) 當某一個特定的自定義總線地址訪問出現(xiàn)的時候, 總線時序匹配模塊將產生中斷信號提供給D S P , 提供同步觸發(fā)。
2.2 同步控制卡VME 自定義總線邏輯功能的實現(xiàn)
光柵譯碼卡接收來自光柵尺的信號, 實現(xiàn)對工件臺宏動部分的位置測量, 測量數(shù)據通過自定義總線傳送給同步控制卡。同步控制卡通過內部的定時器, 產生運動周期開始信號, 讀取光柵譯碼卡的數(shù)據, 然后將各個運動控制卡所需的信號, 按照一定的地址編碼,發(fā)送到V M E64x 總線的自定義總線上, 由運動控制卡接收。運動控制卡接收到同步控制卡的運動周期開始信號后, 依次接收指令位置和光柵尺數(shù)據, 運動控制卡進行數(shù)據存儲等其他操作, 并等待下個運動周期的開始信號。
對于同步控制卡FPGA 中邏輯協(xié)議的.設計, 采用三段式狀態(tài)機進行設計, 第一段描述次態(tài)寄存器轉到現(xiàn)態(tài)寄存器; 第二段對狀態(tài)轉移條件進行判斷, 從而完成狀態(tài)轉移變換; 第三段描述在各個狀態(tài)完成的動作和對狀態(tài)轉移條件進行描述。
在狀態(tài)S0 處檢測200u s 的脈沖, 因為同步控制卡每200u s 向光柵譯碼卡發(fā)出一個脈沖, 光柵譯碼卡接收到該脈沖后就會鎖存當前數(shù)據, 當脈沖到來時則轉到S1狀態(tài), 否則仍然處于S0。在S1 狀態(tài)時等待20n s , 即讓光柵譯碼卡把數(shù)據鎖存完成, 接著轉到狀態(tài)S2。在狀態(tài)S2, 將地址發(fā)送給光柵譯碼卡, 并且等待30n s , 讓輸出數(shù)據穩(wěn)定, 然后轉到狀態(tài)S3。在狀態(tài)S3, 將數(shù)據鎖存,讀操作的次數(shù)置零, 并且將地址發(fā)送給雙口R A M , 延時10n s 等待數(shù)據和地址穩(wěn)定, 然后轉到狀態(tài)S4。在S4對雙口R A M 進行寫操作使能, 即給寫使能引腳置高電平, 然后進入狀態(tài)S5。在S5 將讀操作次數(shù)加1, 并判斷是12 路數(shù)據是否讀取完畢, 即讀次數(shù)是否等于12, 若否則進入狀態(tài)S6, 否則進入狀態(tài)S11。從狀態(tài)S6 到狀態(tài)S10 重復狀態(tài)S1 到S5 的過程, 直到讀取完成。在狀態(tài)S11, 發(fā)出讀取完成脈沖, 并延時20ns 到狀態(tài)S12, 最后返回狀態(tài)S0 等待。
2.3 同步控制卡VME 自定義總線設計實測結果
實測模塊是接收12 路光柵尺的數(shù)據, 從 可以看出, 送到光柵譯碼卡的地址, 在延遲一定時間后, 穩(wěn)定的數(shù)據才輸出, 所以這里是根據實測的延遲時間來決定模塊設計中的相關信號的延遲。將數(shù)據寫入緩存必須等待數(shù)據穩(wěn)定才能發(fā)出寫信號。
2.4 運動控制卡讀取VME 自定義總線數(shù)據邏輯功能的實現(xiàn)
在光刻機雙工件臺控制系統(tǒng)中, 每塊運動控制卡實現(xiàn)對三個電機的控制, 整個系統(tǒng)需要12 塊運動控制卡,它通過光纖口將控制信號傳送到電機驅動。同步控制卡通過內部的定時器, 產生運動周期信號, 讀取光柵譯碼卡中數(shù)據, 進行解耦, 然后將各個運動控制卡所需的信號, 按照一定的地址編碼, 發(fā)送到V M E64x 自定義總線, 由運動控制卡接收。運動控制卡接收到同步控制卡的運動周期開始信號后, 依次接收指令位置和光柵譯碼卡的數(shù)據。
3 結束語
本文提供了一種基于FPGA 的VME 自定義總線的邏輯接口設計, 同步控制卡作為“主卡”, 讀取光柵譯碼卡中的測量數(shù)據, 并將數(shù)據置于VME 自定義總線上,其負責自定義在總線的邏輯設計。運動控制卡, 接收來自自定義總線上的數(shù)據, 并通過DSP 進行處理, 最后發(fā)送給電機, 控制電機的運動軌跡。該設計方案通過了實際驗證, 并利用SignalTapII 觀測了其邏輯時序, 可得該方案正確。
【基于FPGA 的VME自定義總線接口設計論文】相關文章：
音頻接口設計論文11-17
基于I2C總線的多MCU系統(tǒng)設計發(fā)展論文05-31
FPGA數(shù)據采集與回放系統(tǒng)設計論文04-24
淺談基于I2C總線的多MCU系統(tǒng)設計發(fā)展論文05-28
淺論基于WTB/MVB總線的軌道車輛LED照明控制系統(tǒng)設計論文11-16
基于DSP+FPGA的嵌入式圖像處理系統(tǒng)的發(fā)展的論文05-28
USB接口技術研究設計論文11-06
超級記事本基于設計論文11-16